# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

L6: 1 cf 1 350[2.

INVENTOR: KATSUHIRO KAWABUCHI

ASSIGNEE: TOSHIBA KK APPL NO: 58-158700

DATE FILED: Aug. 30, 1983 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: E330

ABS VOL NO: Vol. 9, No. 178 ABS PUB DATE: Jul. 23, 1985

INT-CL: H01L 29\*78

## ABSTRACT:

FURPOSE: To improve the withstand voltage and to reduce the injection of hot carrier by providing reverse conductive type layers to source and drain on the surface layer of a channel forming region, and providing the same conductive type layer as an impurity density lower than source and drain between the layer and a substrate.

CONSTITUTION:n.sup. + Type source and drain 32a, 32b, and a gate electrode 34 are respectively formed on a pitype Si substrate 31 and a gate oxidized film 33. Further, a p type layer 36 is provided on a channel region, and an n type layer 35 is formed between a layer 36 and a substrate 31. In this construction, even if a gate voltage is raised, an n type channel is not generated at the layer 36, the channel is sealed by the layer 35 irrespective of the magnitude of a gate voltage, and operated in a buried channel type in the all range of the gate voltage. Accordingly, the withstand voltage can be improved, the injection of hot carrier can be reduced, and the mobility of the hot carrier can be increased, and these effects are very effective for microminiaturization of a semiconductor device.

257/403

.

-- --.

的日本国特許庁(JP)

40 特許出職公開

①公開特許公報(A)

昭60-50960

@Int\_Cl\_4

是別立号

庁内整理番号

四公開 昭和60年(1985)3月22日

H 01 L 29/78

7377-5F

客査請求 未請求 発明の数 2 (全4頁)

半導体整置 母発明の名称

> **60** 爾 昭58-158700

昭58(1983)8月30日 色出

母兔 男

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社総合

研究所内

株式会社東芝 の出 ■

川崎市辛区煤川町72香地

外2名 弁理士 鈴江 武彦

## 1、見明の名称

(1)第1毎年型の平等外等板上に第2時間型の ソース・ドレインを持ち、ソース・ドレイン目の チャネル形成領域上にゲート絶称間を介してゲー ト電信を持つMOS型半導体製鋼において、共配 チャネル形成領域の表面部に第1専用型の第1年 単体限を形成し、かつその下部に第2番常型の第 2 半導体器を形成してなることを特徴とする半導

(2)的配例 1 神智型以N型、的配象 2 神理型以 P型であり、前記第1半導体器は不務衡としてヒ 黒モドーピングされたものであることを特徴とす る特許請求の発回折1項記載の下導体装置。

(3) 第1時間型のヤ時体単板上に第2時間型の ソース・ドレインを作ち、ソース・ドレイン舞の チャネル形成領域とにゲート格性例を介してゲー ト電路を持つMOSやす申林装置において、典記 チャネル形成領域の表面部に第1専電型の第1年 遺体器を影成すると共に、その下部に第2項電型 の第2年単位国を形成し、かつこの第2年等外界 の下部に負記基準より不発物機度の高い第1年電 型の第3半導体間を形成してなることを背景とす

(4) 的记录 1 申偿型以外型、的记录 2 申零型以 鬼もドーピングされたものであることを特徴とす る物料組成の機能器の機能器の平線体装置。

### 3. 発明の詳細な説明

(発明の技術分野)

本見明は、难込みチャネル製造を有するMO S型半導体装置の改良に関する。

(発明の技術的界景とその問題点)

近年、単額四額の登職度の増大と共に果子の 機能化が1(μο )程度まで進行している。第1

**州海町60-50960(2)** 

このような来子の数据化に係わる問題点を提 使する弟子として、最近度込みチャネル管達型の MOSトランジスタが提案された。例えば、文献 \*\*\*(LEEE Transaction on Electron Devic es, vol., ED-27, NOB, August 1514~15 20員、1917年)。第2数はこの提込みチャネル管

発症のM O S トラングスタの菓子構造を示す新聞 誰である。P里基在21の表面器にソース・ドレ イン228.22bが邪境され、ソース・ドレイ ン228.220日のチャネル形成領域上にはゲ ート略種間23を介してゲート電路24が形成さ れている。ここまでは昔1日の表皮と同様であり、 新たに上記チャネル部成領域にソース・ドレイン 228.220の不精物濃度に比して十分低い器 後のN里辛毒体器25が形成されている。この表 急では、ON状態で電流の表質となるチャネルは チャネル形成領域の表面ではなく、N空半導体器 25内に部成される。このようにチャネルが表面 より下層に形成されると、耐圧特性が向上し、ま たネットキャリアの住入が起り着くなる。さらに、 キャリアが表面散乱の影響を受け聞くなる。以上 のように埋込みチャネル型のMOSトランジスタ は異様化にうってつけの胃消であることが分る。

しかしながら、この間の質量にあっては次のような問題があった。すなわら、上述の数文で質 折されているように、確かにしさい個電圧付近の

ゲート電圧では想込みチャネル型であるが、ゲート電圧が高くなり電器電圧に近付くにつれて表面 チャネル型に参行し、上記の推込みチャネル型の 特点が終端してしまう。

## (発明の目的)

本発明の目的は、ゲート電圧の高圧化に起題する理込みチャネル型MOSトランジステの表面チャネル型への部行を助止し、ゲート電圧の全義器で増込みチャネル型で動作させることができ、耐圧の向上、ホットキャリアの注入の低減及ではよりますの理解を提供し得る中華体質響を提供することにある。

## (発明の概要)

Ì

本発明の母子は、チャネル形成機能の表面際に ソース・ドレインと連邦電型の中等体質を形成すると共に、この平等体質と基準との際にソース・ ドレインと問導電型でソース・ドレインよりも 特別機成の低い平等体質を形成し、特込みチャネ ル型から表面チャネル学への特別を終ますること にある。 情記報2個に示した理込みチャネル型の物介を詳しく検討すると、まずゲート電子とはがのの場合、N型領域25はゲート電子ともの仕事問題とのため空送をする。N型領域25と研究21との企業ののチャネルの発生である。のと関係なわら、理込みチャネルの発生である。のと関係なわら、理込みチャネルの発生である。のと関係なわら、理込みチャネルの発生である。のと関係などのである。N型をからには表面のN型をがある。のであるとしていた。チャネルが表面にである。

このようなチャネルの表面への移行を防止するものとして本発明名等が収度研究を含むた結果、N型価値25の表面間を予めP型化しておけばよいことが分った。また、パンチスルー防止のため、N型価値に乗する最後のP型価値を部分的に不停 物面度を再くする最近が特に表徴化に適していることも判断した。

本発明はこのような点に着目し、終1申電型の平等体制を上に除2申電型のソース・ドレインを持ち、ソース・ドレイン間のチャネル形成領域

上にゲート他及領を介してゲート電機を持つMO Sサマ単体装置において、最記チャネル形成機械 の表面がに取り申載型の第1年単体機を形成し、 かつその下がに第2単電型の第2年単体器を形成 するようにしたものである。

また本見明は、上記教諭のMOS型半導体製 間において、前記チャネル形成機能の表面部に禁 1 項電型の乗1 半導体機を形成すると共に、その下部に第2 導電型の乗2 半導体機を形成し、かつ この表2 半導体機の下部に前記部領より不規制機 度の高い乗1 導電型の乗3 半導体機を形成するようにしたものである。

### (現明の効果)

本見明によれば、ゲート電圧の大小に向らず常に用込みチャネル型で動作させることができ、 用込みチャネル型の判点である耐圧の向上ネットキャリアの住人の低減及びモビリティの増加を報符することができる。このため、MOS型半導体製物の機能化に振めて名物である。

**初3間は本見明の一支藤貫に集むるMOSト** 

ランダスタの菓子供着を示す新聞目である。目に 31はP型シリコン製物であり、この基板31( 表面側にはソース・ドレイン32a.32b目の・ マネル形成領域上にはゲート電番33を介して・ ート電番34が形成されている。ここまでの表! は低度と関係であり、本実施質では新またに手ゃ ル形成領域にN型中が体層(第1の平均体層) 5及びP型平均体質(第2の平均体層)36が: 成されている。すなわち、ソース・ドレイン3 a.32b目のチャネル形成領域の表面にはP 平均体層36が形成され、この側36と高板3 との無にはソース・ドレインの不特別級とれて る。

このような資金であれば、ゲート電圧を売してもP型車場体置36にはN型のチャネルは生しないので、ゲート電圧の大小に寄らずチャルはN型車場体置35内に対じ込められる。従て、ゲート製作の中間で開込みチャネル型で

作させることができる。このため、前途した耐圧 向上、ホットキャリア住人の低減及びモビリティ の増加等の効果が育られる。

現4間(8)~(4)は他の食品件に係わる MOSトラングスタ製造工程を示す裏面目である。 ます、第4回(a)に示す如く比低抗ち【Qaa】 のN型(100)シリコン基板41に周知の技術 を用いて素子分離用絶機関47を形成する。続い て、熟蔵化技術を用いて伊さ300[人]のゲー ト酸化酶43を形成する。次いで、イオン住入技 術を用い、加速程圧100{KV}で毎長41の 表面にヒ素をイオン注入し、狢4貫(b)に示す むく、空中導体質(明1の半導体層)46を形成 する。ここで不典物としてヒ森を用いた原由は、 ヒ系の急煙なブロファイルによってチャネルの長 面チャネル化を完全に抑えることにある。終いて、 加速推任60[KV]でポロンをイオン注入し、 ソース・ドレインよりも不特殊異様の低いPVす 遺仏園(肌2の中遺仏器)45を製成する。その 機、加速電圧250(KV)でリンをイオン姓入

し、基板41よりも不積物園皮の高い N 型率体質(第3の平導体質)48を形成する。次い物4額(C)に示す如く全面にP型多格品シリン酸を被看し、これをパターニングしてゲート様44を形成する。次いで、第4間(d)に関(C)の矢根AーA新麗を示す如く、イオン技技術を用いてソース・ドレイン42a。42b自己整合的に形成する。これ以降は、周知の技を用いて開闢的推測及びアルミニウム配権器を成することによってMOSトランジスタが完成ることになる。

かくして形成されたMOSトランクスタにいて、ゲート電圧をO(V)から電源電圧の5 {V}まで変化させてもチャネルを増込み型に 持することができ、前記第2回のトランジスタ 比べて耐圧、ホットキャリアの住入及びモビリィについても好略策を得ることができた。つま 先に説明した実施例と同様な効果が得られる。 た、本実施例ではN 型甲導体器48を設けて るので、パンチスルー防止にも情報がある。---

神殿司 68- 58968(4)

なお、本見明は上述した名賞議例に限定されるものではない。例えば、前記第1万里第3の半導体限の原序や不特別環境等の条件は、仕様に応じて適宜定のればよい。また、本元明での「MOS」 明達は、ゲート研究院として個化関連外の助験機を用いた場合も含むことは知識のことである。 4、関係の簡単な説明

第1回及び第2回はそれぞれを求例を提明するためのもので第1回は表面チャネル型MOSトランクスタの君子県治を示す原面側、第2回は厚込みチャネル型MOSトランクスタの君子県治を示す原面側、第3回は本発明の一変協例に係わる 別込みチャネル型のMOSトランクスタの君子県沿を示す原面側、第4回(a)~(d)は他の食品用を設明するための工程系過槽である。

31…P型シリコン番板、32a、32b… N 型ソース・ドレイン、33、43ーゲート型 化製、34、44…ゲート電板、35…N型半導 体験(第2の半導体験)、36…P型半導体器 (第1の半場体の)、41…N型シリコン基板、 出職人代理人 弁理士 美江武县



